• Leonardo Ritter

Hardware - Pares Diferenciais

Atualizado: 18 de Dez de 2020

Neste artigo o assunto é: pares diferenciais na transmissão de sinais por meio físico.


Um par diferencial é, basicamente, duas trilhas interligando 2 componentes. Mas o que há de tão especial nisso para merecer um artigo?

Antigamente, as transmissões de dados num circuito eram feitas em paralelo, ou seja, várias trilhas (fios) transmitiam sinais ao mesmo tempo, e isso gerava interferência eletromagnética (EMI), já que o sinal elétrico que percorre um fio gera um campo eletromagnético ao seu redor que pode interferir na trilha que está ao lado, fazendo com que a taxa de transferência sempre fosse baixa para evitar ao máximo um campo eletromagnético alto. Esse problema é chamado de diafonia ou também crosstalk.

Ondas eletromagnéticas são tridimensionais, ou seja, se propagam em todas as direções e são geradas por cargas elétricas que oscilam. No caso de circuitos digitais, há o sinal de clock (onda elétrica quadrada) e os bits (pulsos elétricos) que são transferidos em velocidades altas, ocasionando o eletromagnetismo.

Outro fator que prejudicava a transferência de dados em paralelo era o comprimento das trilhas: num circuito em que houvesse 16 trilhas transmitindo uma informação, cada trilha transmite uma parte dessa informação, portanto, todas deveriam ter o mesmo comprimento para que os dados cheguem ao mesmo tempo no receptor, o que nem sempre era possível, gerando um atraso de propagação e fazendo com que o receptor tenha que esperar a informação chegar por completo.

Também havia outro quesito que prejudicava o desempenho: na transmissão em paralelo, o mesmo conjunto de fios podia interligar vários dispositivos, ou seja, a comunicação em paralelo era um barramento e o envio e recebimento de dados era feito pelas mesmas trilhas (comunicação Half-Duplex).

As tecnologias mais antigas de transferência de dados em paralelo (barramentos) utilizava a família lógica TTL (Transistor-Transistor Logic) operando com sinais na faixa dos 5 Volts. Em meados dos anos 1980 e 1990 os barramentos da época já eram projetados suportando também o LVTTL (Low Voltage Transistor-Transistor Logic) operando com 3,3 Volts.

Levou muito tempo para que os engenheiros percebessem que a transferência de dados em série podia muito melhor e podia ser mais rápida, já que é necessário na configuração mais simples apenas quatro trilhas: duas para envio de dados e duas para recebimento.

As transmissões em série possuem duas trilhas, pois há uma técnica chamada de cancelamento, também conhecida como transmissão diferencial, e é isso que vamos estudar na sequência deste texto.

Existem vários padrões de sinalização para conexões de dados utilizados na indústria atualmente. Dentre eles estão o LVTTL, LVPECL, CML, VML e um dos mais famosos: o LVDS!


Sinalização LVDS

A "Low Voltage Diffrential Signal" (LVDS), que em português significa Sinal Diferencial de Baixa Voltagem, conhecida também como norma TIA / EIA-644 é um padrão de sinalização de dados amplamente utilizada pela indústria, sendo aplicada nas mais diversas áreas, desde conexões seriais até alguns barramentos paralelos. É bom ressaltar que LVDS não é um protocolo de comunicação, mas sim um padrão de sinalização. Várias interfaces de comunicação podem utilizar o padrão LVDS, porém com protocolos de comunicação específicos, sendo a maioria baseados no modelo OSI.

O LVDS foi introduzido em 1994 e passou a integrar várias interfaces, entre elas:


→ FPD-Link: Sigla para “Flat Panel Display Link”, utilizado como conexão ponto-a-ponto de dados em TV's, monitores, notebook's, Tablet's e Centrais Multimídia. A FDP-Link também pode ser utilizada como interface para prjetores DMD e 3LCD (porém é menos comum). Podem ser confeccionados cabos de até 5 metros;


→ RSDS: Sigla para "Reduce Swing Differential Signaling", utilizado como interface para conexão entre a placa T-Con e o Display nos televisores LCD, notebook's, tablet's e também na conexão dos chip's 3LCD ou DMD na placa lógica de um projetor. Sua diferença é que pode ser utilizado em forma de barramento, isto é, vários display's LCD "slave" ligados na mesma placa T-Con;


→ LDI e Open LDI: Sigla para “LVDS Display Interface”, utilizada em conexões externas para ligar computadores e DVD's em monitores e TV's. Podem ser confeccionados cabos de até 10 metros;


→ Câmera Link: Conexão ponto-a-ponto projetado para aplicativos de visão computacional e baseado no chipset da National Semiconductor chamado Channel Link, que usa LVDS. O Camera Link padroniza interfaces de vídeo para produtos científicos e industriais, incluindo câmeras, cabos e captadores de quadros. A Automated Imaging Association (AIA) mantém e administra o padrão porque é o grupo comercial global da indústria no setor;


→ SATA: Sigla para “Serial Advanced Technology Attachment”, que utiliza dois pares diferenciais de dados com o padrão de sinalização LVDS. Para ver o artigo do HC sobre SATA, CLIQUE AQUI!;


→ FireWire: Interface criada pela Apple e que também utiliza a sinalização LVDS para transferência de dados;


→ HyperTransport: Interface de comunicação criada por um consórcio de multinacionais, sendo sua utilização mais famosa nos processadores da AMD. Para ver o artigo do HC sobre o hyperTransport, CLIQUE AQUI!;


→ SCSI: Sigla para “Small Computer System Interface", que na versão SCSI Ultra2 e posteriores já incluía um padrão de sinalização LVDS;


→ PCI Express: Sigla para “Peripheral Component Interconnect Express”, que utiliza o padrão de sinalização LVDS. Para ver os artigos sobre o PCI Express CLIQUE AQUI e CLIQUE AQUI!


O nome “Differential” vem justamente do fato de que os sinais são transmitidos em modo diferencial (tensões opostas ou fases opostas nos condutores), o que aumenta a imunidade à interferências externas.

Nesse sistema, o transmissor injeta um sinal na linha de transmissão, que em sua versão típica consiste numa corrente elétrica de 3,5 mA, com a direção da corrente determinando o nível lógico digital (0 ou 1). A corrente passa através de um resistor de 100 a 120 Ω (combinado com a impedância característica do cabo para reduzir reflexos) no circuito receptor e, em seguida, retorna na direção oposta por meio do outro fio, gerando assim um sinal diferencial de aproximadamente 350 mV (também deve ser considerada a resistência do fio entre o transmissor e o receptor).

Enquanto houver um forte acoplamento de campo elétrico e magnético entre os dois fios, o LVDS reduz a geração de ruído eletromagnético. Essa redução de ruído se deve ao fluxo de corrente igual e oposto nos dois fios, criando campos eletromagnéticos iguais e opostos que tendem a se cancelar. Além disso, os fios de transmissão fortemente acoplados reduzirão a suscetibilidade à interferência de ruído eletromagnético porque o ruído afetará igualmente cada fio e aparecerá apenas como um ruído de modo comum. O receptor LVDS não é afetado pelo ruído do modo comum pois ele detecta a tensão diferencial, que não é afetada pelas mudanças de tensão do modo comum.

O receptor compara / sensoria a polaridade do sinal, gerando assim os níveis lógicos 0 ou 1 que correspondem à informação transmitida. Este sistema opera no modo de elo de corrente ou "current loop". O diagrama básico de um lane LVDS:

Imagem 1 - Circuito LVDS básico


Um ponto importante a ser considerado nesse circuito é que a corrente elétrica muito baixa também contribui para uma interferência eletromagnética (EMI) demasiadamente baixa, consequentemente há menos corrupção de dados durante a transmissão.

O fato de o transmissor LVDS consumir uma corrente constante também exige muito menos do desacoplamento da fonte de alimentação e, portanto, produz menos interferência nas linhas de alimentação e aterramento do circuito de transmissão. Isso reduz ou elimina fenômenos como o "Ground Bounce", que são tipicamente vistos em linhas de transmissão terminadas em uma única extremidade, onde níveis lógicos altos e baixos consomem correntes diferentes, ou em linhas de transmissão não terminadas, onde uma corrente aparece abruptamente durante a comutação.

No modo comum, a tensão do sinal é da ordem de 1,25 V, o que também possibilita a alimentação dos circuitos transmissores e dos circuito receptores com tensões muito baixas. Pela corrente e tensão elétrica serem muito baixas, esse sistema se caracteriza também por um baixo consumo de energia, tipicamente de 1,2 mW no resistor de carga e da mesma ordem no restante do circuito.

Além disso, existem variações de LVDS que usam uma tensão de modo comum mais baixa. Um exemplo é o Sub-LVDS (introduzido pela Nokia em 2004), que usa tensão de modo comum típica de 0,9 V. Outra é a sinalização escalonável de baixa tensão para 400 mV (SLVS-400) especificada pela JEDEC JESD8-13 de Outubro de 2001, onde a fonte de alimentação pode ser tão baixa quanto 800 mV e a tensão de modo comum é de cerca de 400 mV.

A baixa tensão diferencial, cerca de 350 mV, faz com que o LVDS consuma muito pouca energia em comparação com outras tecnologias de sinalização. Na tensão de alimentação de 2,5 V, a energia para conduzir 3,5 mA torna-se 8,75 mW, em comparação com os 90 mW dissipados pelo resistor de carga para um sinal de interface RS-422.


O LVDS possui concorrência: o Fairchild Current Transfer Logic Serial I/O.

CURIOSIDADE: Os dispositivos para conversão entre dados seriais e paralelos são o serializador e o desserializador, abreviados para SerDes quando os dois dispositivos estão contidos em um circuito integrado. Veja a imagem abaixo:

Imagem 2


Um circuito adaptador PATA para SATA possui um SerDes para transferir os dados do barramento IDE para a conexão Serial ATA. Outro exemplo seria uma placa PCI com saídas USB: um SerDes faz a comunicação entre o barramento PCI e a(s) porta(s) USB.


Interfaces que utilizam o padrão de sinalização LVDS podem ser paralelas ou seriais. Como exemplo, o FPD-Link usa LVDS em uma combinação de comunicações serializadas e paralelas. O FPD-Link original projetado para vídeo RGB de 18 bits tem 3 pares diferenciais de dados paralelos e um par de clock, portanto, este é um esquema de comunicação paralelo. No entanto, cada um dos 3 pares transfere 7 bits serializados durante cada ciclo de clock. Isso significa que os pares paralelos FPD-Link transportam dados serializados, mas usam um único sinal de clock para enviar, receber e sincronizar os dados. Veja este exemplo desenhado abaixo:

Imagem 3


O HyperTransport é outro exemplo de conexão ponto-a-ponto, que nos processadores AMD utiliza 16 pares diferenciais para envio / 16 para recebimento e cada um destes conjuntos de pares possui 2 pares diferenciais de clock e 2 pares diferencias para sinais de controle. Outras aplicações do HyperTransport seguem esta mesma lógica.


As comunicações de dados seriais também podem incorporar clock ao fluxo de dados. Isso elimina a necessidade de um par diferencial exclusivo para clock para sincronizar os dados. Existem vários métodos para incorporar clock em um fluxo de dados. Um método é inserir 2 bits extras no fluxo de dados (sendo um bit de início e um bit de parada) para impedir a repetição de sequencias repetidas de uns ou sequencias repetidas de zeros e imitar um sinal de clock. Outros exemplos de métodos para imitar o sinal de clock são os sistemas de codificação 8b / 10b e a 128b / 130b. Exemplos de conexões assíncronas são a SATA e USB 1.0 / 2.0.


Resumindo:

→ Vários pares diferenciais + um par diferencial para o sinal de clock: conexão paralela;

→ Vários pares diferencias independentes, sem sinal de clock separado: conexão serial.

→ Sinal de clock incorporado ao fluxo de dados: conexão assíncrona;

→ Sinal de clock separado do fluxo de dados: conexão síncrona.


O PCI Express pode ser chamado de conexão síncrona, pois possui um clock base de referência de 100 Mhz que alimenta cada dispositivo PCIe conectado ao circuito. Cada emissor e cada receptor possui um PLL que fará a multiplicação deste sinal para a transferência de dados.


CURIOSIDADE: O padrão LVDS original previa apenas conduzir um sinal digital de um transmissor para um receptor em uma topologia ponto a ponto. No entanto, os engenheiros que usaram os primeiros produtos LVDS logo quiseram acionar vários receptores com um único transmissor em uma topologia multiponto. Como resultado, a National Semiconductor inventou o BusLVDS (BLVDS) como a primeira variação de LVDS projetada para acionar vários receptores LVDS.

Esta variação do LVDS utiliza resistores de terminação em cada extremidade da linha de transmissão diferencial para manter a integridade do sinal. A terminação dupla é necessária porque é possível ter um ou mais transmissores no centro do barramento direcionando os sinais para os receptores em ambas as direções. A diferença entre transmissores LVDS padrão e o BusLVDS era aumentar a saída de corrente para acionar os resistores de terminação múltiplos. Além disso, os transmissores precisam tolerar a possibilidade de outros transmissores utilizarem simultaneamente o mesmo barramento. Esta tecnologia pode ser equiparada a um barramento de dados, pois possui vários dispositivos interligados na mesma conexão.

BusLVDS e LVDM (pela Texas Instruments) são padrões LVDS multiponto. Existe também o padrão RSDS, especificado pela National Semiconductor, que é usado quase de forma exclusiva pra ligar placas T-Con à display's LCD.


CURIOSIDADE: A forma atual do LVDS foi precedida por um padrão anterior iniciado em Scalable Coherent Interconnect (SCI). SCI-LVDS era um subconjunto da família de padrões SCI e especificado no padrão IEEE1596.3 1995. O comitê SCI projetou o LVDS para interconectar sistemas de multiprocessamento com uma interface de alta velocidade e baixa potência para substituir a lógica acoplada por emissor positivo (PECL).


CML


CML significa Current Mode Logic e é uma alternativa ao LVDS. Assim como o LVDS, o CML funciona no modo diferencial.


A utilização mais famosa da lógica de modo de corrente é:

→ TMDS: Sigla para “Transition-Minimized Differential Signaling”, utiliza o padrão de sinalização CML (Current Mode Logic), formando as interfaces de comunicação de vídeo DVI (Digital Video interface) e de vídeo e áudio HDMI (High Definition Multimedia Interface).


O CML é frequentemente usado em interfaces para componentes de fibra óptica. Além disso, o CML tem sido amplamente utilizado em sistemas integrados de alta velocidade, como sistemas de telecomunicações, tais como transceptores de dados seriais e sintetizadores de frequência.


Abaixo, o circuito clássico para uma saída CML:

Diagrama 1


Na sequência, o circuito clássico de uma entrada CML:

Diagrama 2


Para ver os níveis de tensão de operação da CML, volte pra Tabela 1 e Imagem 2 e compare com as outras tecnologias.

A operação rápida dos circuitos CML é principalmente devido à sua menor oscilação de tensão de saída em comparação com os circuitos CMOS estáticos, bem como a comutação de corrente muito rápida que ocorre nos transistores do par diferencial de entrada. Um dos requisitos primários de um circuito lógico de modo de corrente é que o transistor de polarização de corrente deve permanecer na região de saturação para manter uma corrente constante.

Um par diferencial CML geralmente possui uma terminação resistiva com dois resistores de 50 Ω cada (ligação em Pull-Up). Veja imagem abaixo:

Imagem 4


O CML foi usado em aplicações de ultra-baixo consumo de energia. Estudos mostram que, embora a corrente de fuga em circuitos CMOS estáticos convencionais esteja se tornando um grande desafio na redução da dissipação de energia, um bom controle do consumo de corrente CML os torna um candidato muito bom para uso de energia extremamente baixo. Na sinalização conhecida como "Sublimiar Current Logic" (SCL ou STSCL), o consumo de corrente de cada porta pode ser reduzido a algumas dezenas de picoampéres.


VML


VML significa "Voltage Mode Logic" e é uma alternativa ao CML. Também opera no modo de par diferencial unidirecional, com um emissor e um receptor.

Abaixo, o circuito clássico para uma saída CML:

Diagrama 3


Na sequência, o circuito clássico de uma entrada CML:

Diagrama 4


Os drivers VML têm a vantagem de não precisar de resistores Pull-Up ou Pull-Down, pois eles têm PMOS e transistores NMOS adicionais em suas estruturas de saída que conduzem ambas as bordas de subida e descida. Isso simplifica o layout da placa. Tudo o que é necessário é um diferencial feito por um resistor no receptor (semelhante ao LVDS). Veja imagem abaixo:

Imagem 5


Essa configuração de terminação é adequada se não houver distorção diferencial ou ruído de modo comum. No entanto, na maioria das situações, há alguma distorção diferencial ou ruído de modo comum e portanto, a construção a seguir pode ser mais apropriada:

Imagem 6


LVPECL


O LVPECL, abreviação de Low Voltage Positive / Pseudo-Emitter Couple Logic é uma evolução da família lógica PECL. Também opera no modo de par diferencial unidirecional, com um emissor e um receptor.

Tudo começou com o ECL (Emitter Coupled Logic), lá em 1956, na IBM com o engenheiro Hannon S. Yourke. Ele criou essa família lógica que veio a ser aperfeiçoada ao longo dos anos com a PECL e LVPECL. Antes de tudo, vamos ver algumas informações importantes do ECL.

Os circuitos ECL geralmente operam com fontes de alimentação negativas (a extremidade positiva da fonte é conectada ao aterramento). Outras famílias lógicas aterram a extremidade negativa da fonte de alimentação. Isso é feito principalmente para minimizar a influência das variações da fonte de alimentação nos níveis lógicos. ECL é mais sensível ao ruído no Vcc (polo positivo) e é relativamente imune ao ruído no Vee (polo negativo).

Como o aterramento deve ser a tensão mais estável em um sistema, ECL é especificado com um aterramento positivo. Neste contexto, quando a tensão de alimentação varia, as quedas de tensão nos resistores do coletor mudam ligeiramente (no caso da fonte de corrente constante do emissor, eles não mudam em nada).

O PECL é uma sequência da tecnologia ECL que utiliza uma alimentação de 5 Volts positiva em vez de uma alimentação de -5,2 V ou -4,5 V. O PECL permitiu

que os designers tirassem a alimentação negativa e simplificassem o layout da placa. O princípio por trás do PECL era simplesmente manter a mesma oscilação de saída de 800 mV, mas mudá-la para uma alimentação positiva

O LVPECL é uma versão com otimização de energia, que utiliza uma alimentação de 3,3 V positiva. PECL e LVPECL são sistemas de sinalização diferencial e são usados ​​principalmente em circuitos de alta velocidade, ou seja, são semelhantes ao LVDS.

Tabela 1


Para entender melhor o significado de cada coluna da Tabela 2, vá até o tópico "O Resumo do LVDS, CML, VML e LVPECL".


Abaixo, o circuito clássico para uma saída LVPECL:

Diagrama 5


Na sequência, o circuito clássico de uma entrada LVPECL:

Diagrama 6


Assim como o CML, é necessário terminações resistivas do tipo Pull-Up. Veja a imagem abaixo:

Imagem 7


Assim como na sinalização VML, os resistores de terminação Rt também devem ser do mesmo valor que a impedância característica "Zo" da linha de transmissão.


O Resumo do LVDS, CML, VML e LVPECL


Todas estas interfaces utilizam os seguintes níveis lógicos:

Tabela 2 - Informações da Texas Instruments


Transformando a Tabela 1 em um diagrama, podemos ter os seguintes sinais:

Gráfico 1


As transmissões em sinalização LVDS, CML, VML e LVPECL requerem menos fios, pois podem trabalhar com uma taxa de transferência muito maior, não é necessário que todos os pares tenham o mesmo comprimento e a comunicação é do tipo full-duplex, ou seja, um par para o envio de dados e outro par para a recepção, sem falar que (quase) não há interferência eletromagnética graças a técnica de cancelamento com pares diferenciais, também conhecida como espelhamento de sinal.


CURIOSIDADE: Cada aglomerado de 4 fios (um par diferencial para transmissão e outro par para recepção de dados) é conhecido popularmente como "lane". Vemos bastante o termo "lane" quando o assunto é PCI Express.


Em conexões ponto-a-ponto como a PCI Express e a SATA, por exemplo, há trilhas de aterramento entre os pares, para que desta forma seja reduzido o risco de interferências entre os pares diferenciais.

Uma das poucas conexões em série primitivas (lá dos anos 1970 e 1980), a porta serial (conhecida como DB9 ou RS-232), não possuía a técnica de cancelamento, fazendo com que taxa de transferência fosse muito baixa, mais baixa que a taxa de barramentos. Apenas com a chegada do LVDS nos anos 1990 que as conexões em série entraram em outro patamar.

Exemplos de barramentos são: barramento PCI (slot PCI), barramento ISA (slot ISA), barramento PATA(Conector IDE).

Imagem 5 - Um HD PATA com o cabo flat de 40 vias(fios).


Analise a Tabela 2 e veja o resumo abaixo:

-> TTL: Opera com 5 Volts e é utilizada em barramentos Half-Duplex SEM par diferencial;


-> LVTTL: Opera com 3,3 Volts e é utilizada em barramentos Half-Duplex SEM par diferencial;


-> PECL: Opera com 5 Volts e é utilizada em conexões seriais Full-Duplex com par diferencial;


-> LVPECL: Opera com 3,3 Volts e é utilizada em conexões seriais Full-Duplex com par diferencial;


-> CML: Opera com aproximadamente 2 Volts e é utilizada em conexões seriais Full-Duplex com par diferencial;


-> VML: Opera com aproximadamente 1,7 Volts e é utilizada em conexões seriais Full-Duplex com par diferencial;


-> LVDS: Opera com aproximadamente 1,5 V e é utilizada em conexões seriais full-duplex com par diferencial.


É válido lembrar que existem interfaces que utilizam pares diferenciais com as tecnologias destacadas neste artigo e são do tipo Half-Duplex. Um bom exemplo disso é a interface USB na versão 1.0 e 2.0, que estabelece a comunicação bidirecional por apenas um par diferencial.


Tanto o TTL quanto o ECL são conhecidos na comunidade eletrônica como famílias lógicas, isto é, classes de circuitos digitais que podem ser aplicados em uma infinidade de circuitos. O LVTTL, PECL, LVPECL, CML, VML e LVDS são apenas evoluções dessas classes que possibilitaram a criação de um infinidade de tecnologias, como por exemplo o barramento PCI e a conexão ponto-a-ponto SATA.


Optei por resumir os sistemas de sinalização mais utilizados na indústria eletrônica. Obviamente exitem outras variações destas sinalizações.

Para saber mais sobre o assunto, recomendo a leitura do PDF abaixo:

LVDS e afins
.pdf
Download PDF • 259KB

É um informativo da Texas Instruments com o resumo destes padrões de sinalização.

Este artigo é a base pra entender a maioria das conexões ponto-a-ponto atuais. Com o tempo ele será atualizado com mais informações a respeito delas e link de outros artigos relacionados.


Se você quer dar uma sugestão ou relatar um erro qualquer envie um e-mail para harwdarecentrallr@gmail.com.

FONTES e CRÉDITOS

Imagens, textos e desenhos: Leonardo Ritter

Fontes: Databook do socket AM, 939 e 754; documentação técnica dos slots PCI e PCI Express; Clube do Hardware; Bóson Treinamentos; Instituto Newton C. Braga; Wikipedia (somente artigos com fontes verificadas!) e Texas Instruments.

Última atualização: 18 de Dezembro de 2020.

209 visualizações

© 2020 Hardware Central Tecnologia Entretenimento e Comunicação do Brasil Ltda. Todos os direitos reservados.

Wix Editor / Revisão da web page: 3.1/2020 (16/07/20)