Hardware - O Super I/O

Hardware - O Super I/O

04/04/2018

| Escrito por:

  Um dos componentes fundamentais da placa-mãe é o Super I/O, abreviação para "Super Input / Output", ou simplesmente "Controlador de Entrada e Saída", chip responsável por inicializar o computador quando apertamos o botão de ligar ou reset e também responsável por cuidar de várias interfaces obsoletas, além de monitorar todo o hardware!

  Sabe quando você abre o Setup do BIOS e vai até a página HW Monitor? Os medidores de tensão do núcleo da CPU, dos cabos da fonte de alimentação, a rotação das ventoinhas plugadas na placa-mãe estão todas sendo monitoradas pelo chip Super I/O e são exibidos no Setup. Outras interfaces de monitoramento de hardware, como por exemplo, o Intel PECI, também estão ligadas neste chip.

  O chip de memória Flash ROM onde está gravado o firmware que faz o circuito funcionar, conhecido como BIOS (Basic Input Output System - Sistema Básico de Entrada e Saída) pode ser ligado ao Super I/O por uma interface SPI. Em placas mais modernas, o chip Ponte Sul já possui uma interface SPI, fazendo com que a memória Flash não seja mais responsabilidade do Super I/O. Quando utilizado a interface LPC para a memória Flash, ele também passa a ser controlado diretamente pela Ponte Sul.

  A(s) porta(s) paralela (aqueles conectores rosados, conhecidos com DB25), a(s) porta(s) do tipo serial (conectores de 9 pinos, conhecidos como DE9), os conectores PS/2 para mouse e teclado, a porta GAME para Joystick, o drive de disquetes e o chip do BIOS estão ligados e sendo controladas pelo Super I/O. Todas estas interfaces serão explicadas nos próximos artigos, aguarde!

  Este chip está na categoria de microcontroladores pois, ele também vem com dezenas de pinos que podem ser programados para alguma função, estes pinos são marcados com a sigla GP I/O, que significa General Purpose Input / Output. Alguns chips já vem com pinos GP I/O programados para identificar a rotação de ventoinhas, além de outras funções, mas a maioria dos pinos é programada pela fabricante da placa-mãe para executarem alguma coisa.

  A alguns chips suportam até um LED infravermelho, que é controlado por uma parte do circuito da porta DE9 que pode ser programada para que se comunique com um dispositivo receptor. Muitas poucas fabricantes de placas utilizam esta interface de comunicação, apesar de, a maioria dos Super I/O possuírem ela.

  Este chip também é responsável por mandar o comando para a fonte de alimentação ativar o computador quando é apertado o botão de ligar. Quando se aperta o botão de reset, ele é o responsável por reiniciar as atividades. As funções de hibernar, suspender ou desligar pelo Windows ou pelo Linux interagem diretamente com o Super I/O. Quando as temperaturas ultrapassam um determinado limite, adivinha quem desliga ou reinicia tudo automaticamente para evitar danos nos componentes?

  Tudo o que mencionei neste texto são as funções principais do Super I/O na placa-mãe. É válido lembrar que ele também está presente em notebooks e como disse anteriormente, a fabricante da placa pode adicionar funções especificas nele.

  Veja abaixo, um chip Super I/O em forma de diagrama de blocos:

   Este é um Super I/O da marca ITE, modelo IT8718F. Perceba que há suporte para duas portas seriais e o infravermelho (marcado como "IR I/F"). Há também os controladores e tacômetros das ventoinhas (marcados como "Fan I/F" e "Fan Tachometers"). O Floppy Disk Controller fica responsável pelo drive de disquetes e junto do tacômetro de ventoinha há o monitoramento de tensões e de temperaturas. Para que o Super I/O funcione, também há um PLL integrado para gerar o clock de cada circuito interno do chip.

  Veja abaixo, o diagrama de outro Super I/O:

  Perceba que neste chip da Nuvoton há por padrão uma interface SMBus (System Management Bus), para troca de informações de controle com outros circuitos, como por exemplo, os slots PCI Express. Outras interfaces de monitoramento especificas de uma marca, como por exemplo, a SB_TSI da AMD também são presentes neste chip.

  Veja agora, um terceiro Super I/O:

   Este Super I/O da SMSC é mais antigo que os outros mostrados neste artigo pois, ele apresenta uma interface GAME, coisa obsoleta a muito tempo. Este diagrama mostra mais detalhes do barramento interno do chip Super I/O. Este barramento é proprietário, ou seja, cada fabricante cria seu sistema de comunicação interno mas, o principio de funcionamento com as linhas de dados, endereço e controle será explicado abaixo:

 > DATA Bus: Este são as linhas de dados, responsáveis por interligar os circuitos e fazer com que sejam trocadas as informações.

 > ADDRESS Bus: Este são as linhas para distribuição de endereços nos circuitos, para que a troca de informações possa ser arbitrada por um Mestre de barramento, fazendo com que não haja colisões de dados nas linhas DATA Bus.

 > CONTROL Bus: Este são as linhas para troca de comandos, instruções de controle entre os circuitos do chip. Neste barramento está conectado também o circuito onde estão os registros com os dados de controle, que podem ser acessados e configurados através das linhas DATA Bus.

  O chip Super I/O possui um invólucro do tipo QFP, sigla para "Quad Flat Package" de 100 ou 128 pinos, por padrão. Existem exceções, é claro, como por exemplo alguns modelos da marca ENE, que vem com outro invólucro. Veja abaixo o desenho de dois chips Super I/O QFP128 com formatos diferentes:

 

 

  Vale lembrar que vários chipsets South Bridge já vem com um Super I/O ou algumas partes do Super I/O integradas. A Ponte Sul AMD SB700, SB710 e SB750 já vem com todo o monitoramento de hardware e interface com o BIOS. Chips como por exemplo, o VIA 8237R e 8231 já vem com um Super I/O inteiro integrado. Vários outros modelos de Ponte Sul são assim, o que não dispensa um chip Super I/O dedicado para programar funções específicas via GP I/O, adicionar mais interfaces seriais, paralelas e etc. E a tendência é que futuramente o Super I/O seja apenas o da Ponte Sul, dispensando completamente um Controlador de Entrada e Saída dedicado.

  Mas pra quem o Super I/O transfere os dados de dispositivos conectados e envia dados de monitoramento da placa-mãe? é isso que vou explicar abaixo:

   A interface LPC (Low Pin Count) foi desenvolvida pela Intel em 1998 para substituir o barramento ISA. Se você ver o chip de memória ROM de uma placa-mãe antiga (quase todas as de fator forma AT), eles são compridos e cheios de pinos, pois era um barramento paralelo. A interface ISA era utilizada para interconectar várias placas e chips, inclusive o do BIOS.

  Com a evolução da tecnologia e a obsolescência das interfaces Serial, Paralela, PS/2, Floppy Disk, GAME Port e com o aperfeiçoamento do sistema de refrigeração e controle de energia, tudo foi colocado dentro de um único chip, o Super I/O. A interface Low Pin Count foi adicionada e é usada até hoje como interface padrão para o Super I/O.

   O LPC é considerado um barramento pois, vários chips podem ser conectadas ao sistema através dele. Quando o LPC foi introduzido, muitos chips de memória ROM para o BIOS (como você verá mais abaixo) passaram a ser conectados a Ponte Sul através da mesma interface utilizada pelo Super I/O. Com o tempo, novas interfaces, como por exemplo, a SPI passaram a ser utilizadas e o chip de memória ROM passou a ser ligado diretamente no Super I/O ou chips Ponte Sul atuais, que já tem suporte a esta interface.

  Atualmente, as placas conhecidas como TPM (Trusted Platform Module) que são adicionadas as placas-mãe para introduzir chaves de criptografia para proteger dados, também são conectadas ao South Bridge através da mesma interface LPC utilizada pelo Super I/O. Alguns chips TPM podem suportar também a interface SPI e serem ligados a Ponte Sul compartilhando o mesmo barramento com o chip do BIOS.

  Veja abaixo, o diagrama da interface LPC:

  Como você pode ver, há resquícios da interface ISA no circuito do LPC, A interface LPC possui no mínimo sete linhas, que serão explicadas abaixo:

 > LAD: São 4 fios destinados a transferências de dados e endereços aos dispositivos conectados no barramento. Estas quatro linhas são do tipo Half-Duplex, ou seja, as quatro podem ser utilizadas para transferir e receber dados.

 > LFRAME#: Sinaliza a transferência de dados. Quando o sinal cai para nível baixo, uma transmissão pelas linhas LAD é iniciada e o sinal só sobe a nível alto novamente quando a transmissão acaba.

 > LRESET#: Sinaliza uma reinicialização do barramento quando necessária, isto é, durante erros e conflitos entre dispositivos conectados.

 > PCICLK: para facilitar a integração de interfaces, o clock utilizado no barramento PCI, de 33 MHz é utilizado para sinal de sincronismo também no barramento LPC, reduzindo custos com PLLs especiais para esta função. A taxa de transferência máxima teórica do LPC é de aproximadamente 16,5 MB/s.

  Linhas de IRQ e DMA ou outro sistema de endereçamento também podem ser utilizadas para atribuir endereços ao Super I/O e outros componentes da placa-mãe, como por exemplo, a linha LDRQ# do diagrama acima, que é de um Super I/O da fabricante VIA Technology. Perceba que, do outro lado do diagrama há as linhas "SD[7:0]", "SA[15:0]", "Configuration", "SIO_SEL", "IOCHRDY", "IOR# / IOW#", "AEN / TC", "DACkn#" e "DREQn#" que fazem parte do barramento interno (barramento proprietário) responsável por interligar os circuitos internos do chip Super I/O.

 

  Na imagem abaixo, mostramos as saídas e entradas do controlador LPC no chipset Ponte Sul nVidia MCP61 juntamente das saídas e entradas do controlador PCI. Observe:

Esquema elétrico das saídas e entradas do controlador PCI e do controlador LPC do chipset MCP61 da placa-mãe GBT GA-M61PM S2 Rev.: 1.00

 

  Veja abaixo, um chip TPM da Infineon technology. Perceba que ele também possui interface LPC:

   Perceba que neste chip também há o sistema de endereços SERIRQ (sistema IRQ de interrupção de hardware) e um GP I/O que pode ser programado, além dos pinos para um jumper específico do chip (pino PP) e do cristal de clock que faz o sincronismo interno do chip.

  A interface LPC não possui conector específico e não há placas expansíveis LPC a venda. Apenas fabricantes podem criar adaptações ao barramento. Módulos TPM são uma exceção, pois utilizam um conector específico padronizado com suporte a interface SPI e LPC. Todos os chipsets Ponte Sul atuais suportam os dois barramentos. Veja um módulo TPM abaixo:

   Abaixo, você vê o desenho de um antigo chip de memória ROM Flash para o BIOS fabricado pela Microchip e que possui a interface LPC e compartilha este barramento com o Super I/O:

   Se você retornar ao início do artigo verá que há a foto de um chip Super I/O e ao seu lado um outro chip com uma etiqueta escrito "8VMX5 0204 5915 NG3", pois bem, todos este chips de memória ROM Flash, que possuem o invólucro 32PLCC são para o BIOS e utilizam a mesma interface LPC do Super I/O na placa-mãe, como já havia explicado acima. Agora fica fácil de entender o esquema de ligação entre estes chips, não é mesmo?

  Para finalizar, desenhei os três modos de ligação mais comuns para o chip Super I/O, ROM Flash, conector do módulo TPM e até a relação da bateria presente na placa-mãe com esta parte do circuito:

  O RTC (Real Time Clock), um dos circuitos presentes na Ponte Sul e a utilidade da bateria presente na placa-mãe serão detalhadas em artigos futuros. Aguarde!

  Nos próximos artigos será explicado cada interface presente no Super I/O e muito mais sobre o funcionamento do BIOS e dos chips ROM Flash. Mesmo que a maioria dessas tecnologias sejam obsoletas, é interessante aprender como elas funcionavam para termos noção de como as interfaces de comunicação evoluíram e funcionam atualmente.

  Espero que tenha gostado da leitura e se ficou com alguma dúvida não deixe de mandar suas palavras nos comentários do facebook ou no e-mail hardwarecentrallr@gmail.com. Não se esqueça de curtir e compartilhar!

CRÉDITOS e FONTES

 

Texto e imagens: Leonardo Ritter

Diagramas e fontes: Intel Corporation; SMSC; Nuvoton; Microchip; Winbond; VIA Technology.

 

Última atualização: 04 de Junho de 2018.

Please reload

© 2019 Hardware Central Tecnologia Entretenimento e Comunicação do Brasil Ltda. Todos os direitos reservados.

Wix Editor / Revisão da web page: 3.0/2019 (07/10/19)